PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-273631

(43)Date of publication of application: 20.10.1995

(51)Int.CI.

H03K 19/0175 H03K 17/16 H03K 17/687

(21)Application number: 06-058384

(71)Applicant: OKI MICRO DESIGN MIYAZAKI:KK

OKI ELECTRIC IND CO LTD

(22)Date of filing:


29.03.1994

(72)Inventor: NIIMORI NOBUAKI SATO MASAAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To reduce the noise generated at switching of an output circuit provided in the semiconductor integrated circuit. CONSTITUTION: When a signal is given to an input terminal X, output PMOS 41, NMOS 42 are switched by a driver 30. Gates of PMOS 51, NMOS 61 are controlled by a voltage at an output terminal Y, and nodes N31, N32 are feedback-controlled by a voltage at the output terminal Y. Thus, the resistance of the PMOS 41 and the NMOS 42 is increased only at the start of switching without losing current drive capability in a stable state of DC. Thus, a large current flowing transiently through the PMOS 41 or the NMOS 42 is limited and the noise by this current is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-273631

(43)公開日 平成7年(1995)10月20日


(51) Int.Cl.* H 0 3 K	19/0175	識別配号		庁内整理 番号	FI	FI			技術表示箇所		
110011	17/16 17/687		Н	9184-5 J							
				9473-5 J	H03K	19/ 00 17/ 687	101	F F			
•				2110 03	審査請求		請求項の数4	-	(全 8 頁)		
(21)出觀番	∌	特膜平 6-58384			(71)出職人						
(22)出顧日		平成6年(1994) 3月29日					生神マイクロデ 宮崎市大和町9		S m 3		
					(71)出題人						
							工業株式会社 他区虎ノ門1丁	目7番1	2 号		
					(72)発明者				-		
							宮崎市大和町9 ロデザイン宮崎		株式会社神		
					(72)発明者			ra			
				,			他区虎ノ門1丁	目7番1	2号 沖電気		
					(74) (500)		式会社内				
					(74)代理人	光理工	柿本 恭成				

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】 半導体集積回路内に設けられる出力回路のスイッチング時に発生するノイズを低減する。

【構成】 入力端子Xに信号が入力されると、ドライバ30によって出力用PMOS41及びNMOS42がオン,オフ動作する。出力端子Yの電圧によってPMOS51及びNMOS61のゲート制御が行われ、該出力端子Yの電圧によってノードN31,N32がフィードバック制御される。そのため、直流安定時の電流駆動能力を損なうことなく、PMOS41及びNMOS42の抵抗値をそのスイッチングの開始時にのみ大きくできる。従って、PMOS41あるいはNMOS42に過渡的に流れる大電流を制限し、この電流によるノイズを低減できる。



第1の実施例の出力回路

20

40

[0003]

【特許請求の範囲】

【請求項1】 ソースが電源電位に、ドレインが負荷接続用の出力端子にそれぞれ接続された出力用MOSトランジスタを有する出力回路を備え、

内部の信号に基づき前記出力用MOSトランジスタのゲートを制御してその内部の信号に対応する出力信号を前記出力端子へ出力する半導体集積回路において、

前記出力用MOSトランジスタと同チャンネル型で、かつソースが前記電源電位に、ドレインが該出力用MOSトランジスタのゲートに、ゲートが前記出力場子にそれ 10ぞれ接続された制御用MOSトランジスタを、

設けたことを特徴とする半導体集積回路。

【請求項2】 請求項1の制御用MOSトランジスタの ソースを、該制御用MOSトランジスタと同チャンネル 型でかつドレインとゲートが共通接続されたクランプ用 MOSトランジスタを介して、請求項1の電源電位に接 続したことを特徴とする半導体集積回路。

【請求項3】 ソースが第1の電源電位に、ドレインが 負荷接続用の出力端子にそれぞれ接続された第1チャン ネル型の第1の出力用MOSトランジスタと、

ソースが第2の電源電位に、ドレインが前記出力端子に それぞれ接続された第2チャンネル型の第2の出力用M OSトランジスタとを有する出力回路を備え、

内部の信号に基づき前記第1及び第2の出力用MOSトランジスタの各ゲートを制御してその内部の信号に対応する出力信号を前記出力端子へ出力する半導体集積回路において、

ソースが前記第1の電源電位に、ドレインが前記第1の 出力用MOSトランジスタのゲートに、ゲートが前記出 力端子にそれぞれ接続された第1チャンネル型の第1の 30 制御用MOSトランジスタと、

ソースが前記第2の電源電位に、ドレインが前記第2の 出力用MOSトランジスタのゲートに、ゲートが前記出 力端子にそれぞれ接続された第2チャンネル型の第2の 制御用MOSトランジスタとを、

設けたことを特徴とする半導体集積回路。

【請求項4】 請求項3の第1の制御用MOSトランジスタのソースを、ドレインとゲートが共通接続された第1チャンネル型の第1のクランプ用MOSトランジスタを介して、請求項3の第1の電源電位に接続し、

請求項3の第2の制御用MOSトランジスタのソースを、ドレインとゲートが共通接続された第2チャンネル型の第2のクランプ用MOSトランジスタを介して、請求項3の第2の電源電位に接続したことを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、出力回路を有するMO S型等の半導体集積回路、特にスイッチング時に発生す る急激な大電流や、それによるノイズに対して対策を施 50 した出力回路に関するものである。

[0002] 【従来の技術】図2は、従来のMOS型半導体集積回路 内に設けられる出力回路の回路図である。この出力回路 は、半導体集積回路内部の信号を外部に伝達する回路で あり、該半導体集積回路内部の信号を入力する入力端子 Xを有し、それには信号入力用のドライバ10が接続さ れている。ドライバ10は、2個のインバータ11,1 2で構成され、それらの出力側ノード(接点) N 1 1, N12に、外部に接続される負荷を駆動するための出力 用のPチャンネル型MOSトランジスタ(以下、PMO Sという)21のゲート及びNチャンネル型MOSトラ ンジスタ(以下、NMOSという)22のゲートがそれ ぞれ接続されている。PMOS21のソースは高電位の 電源電位VCCに接続され、そのドレインが出力端子Y に接続されている。出力端子Yは、外部に負荷が接続さ れる端子であり、それにはNMOS22のドレインが接 続され、さらにそのNMOS22のソースが接地電位V SSに接続されている。出力用のPMOS21は、電源 電位VCC側から出力端子Yへ流出電流-iを流すトラ ンジスタであり、またNMOS22は出力端子Yから接 地電位VSS側に流入電流iを流すトランジスタであ る。図3は、図2に示す出力回路の電圧電流波形図であ る。半導体集積回路内で処理された信号は、処理結果を 外部に伝達するために入力端子Xに入力され、ドライバ 10内のインバータ11,12で反転される。インバー タ11,12で反転された信号は、それらの出力側ノー ドN11, N12を介して、外部負荷を駆動するための 出力段のPMOS21のゲート及びNMOS22のゲー トへそれぞれ送られる。すると、PMOS21またはN MOS22がオン、オフ動作し、出力端子Yに接続され た負荷を駆動する。例えば、入力端子Xに入力される信 号が "H" レベルの時、それがインバータ11,12で 反転されてそれらの出力側ノードN11, N12が "L" レベルになる。ノードN11, N12が "L" レ ベルになると、PMOS21がオンすると共にNMOS 22がオフする。すると、電源電位VCC側から出力端 子Yへ流出電流ーiが流れる。また、入力端子Xに入力 される信号が "L" レベルの時、それがインバータ1 1,12で反転されてそれらの出力側ノードN11,N 12が "H" レベルになる。ノードN11. N12が "H"レベルになると、PMOS21がオフすると共に

【発明が解決しようとする課題】半導体集積回路が高速化するにつれ、その出力回路のスピードアップも求められている。そこで、従来の図2に示す出力回路では、外部の負荷を高速で駆動するために出力用PMOS21及びNMOS22のトランジスタサイズを大きくしてそれ

NMOS22がオンし、該NMOS22を通して出力端

子Yから接地電位VSS側へ流入電流iが流れる。

らのオン抵抗を低抵抗値に設定し、容量性負荷への充電 や放電を大電流で行うことにより、高速化を実現してい る。ところが、負荷へ、または負荷から出力用PMOS 21及びNMOS22に流れる充放電電流が大きいと、 次のような問題が生じる。図3の電圧電流波形図に示す ように、出力端子Yが "H" レベルから "L" レベルに 変化する時、負荷からの流入電流(放電電流)iは該負 荷からNMOS22を経て接地電位VSS側へ流れる。 また、出力端子Yが"L"レベルから"H"レベルに変 化する時、負荷への流出電流(充電電流) - i は電源電 10 位VCC側からPMOS21を経て負荷へ流れる。これ らの電流i,ーiにより、電源電位VCC側あるいは接 地電位VSS側に、または出力自身にノイズが発生す る。このノイズは、半導体集積回路内の電源ライン、接 地ラインの抵抗、ボンディング線とインナーリードの抵 抗とインダクタンス等が原因となって起きる。このノイ ズは、出力端子Yに接続される外部回路のみならず、半 導体集積回路内にも悪影響を及ぼす。例えば、半導体集 積回路内にラッチ入力回路、ラッチ回路、及びフリップ フロップ回路等が設けられている時、そのラッチ入力回 20 路にノイズがのって該ラッチ回路に誤データを入力させ たり、あるいは該フリップフロップ回路を反転させるお それがある。さらに、出力用PMOS21及びNMOS 22のスイッチング時に発生する電磁ノイズも問題とな る。出力端子Yから出力される出力電圧の立上がりや立 下がり特性が急峻であればあるほど、高調波成分を多く 含んだノイズが発生することになる。この電磁ノイズ は、外部のラジオ等の通信機器に電磁障害を引起こす原 因になる。本発明は、前配従来技術が持っていた課題と して、従来の出力回路では外部の負荷を高速で駆動する ために出力用トランジスタサイズを大きくして低低抗値 に設定しているため、そのスイッチング時に大電流が流 れてノイズが発生するという点について解決し、スイッ チング時に出力回路から発生するノイズを低減した半導 体集積回路を提供するものである。

[0004]

【課題を解決するための手段】第1の発明では、前記課題を解決するために、ソースが電源電位(例えば、VCCまたはVSS等)に、ドレインが負荷接続用の出力場子にそれぞれ接続された出力用MOSトランジスタを有する出力回路を備え、内部の信号に基づき前記出力用MOSトランジスタのゲートを制御してその内部の信号に対応する出力信号を前記出力端子へ出力するMOS型等の半導体集積回路において、制御用MOSトランジスタを設けている。この制御用MOSトランジスタは、前記出力用MOSトランジスタと同チャンネル型で、かつソースが前記電源電位に、ドレインが該出力用MOSトランジスタのゲートに、ゲートが前記出力端子にそれぞれ接続されている。第2の発明では、第1の発明の制御用MOSトランジスタのソースを、該制御用MOSトラン

ジスタと同チャンネル型でかつドレインとゲートが共通 接続されたクランプ用MOSトランジスタを介して、第 1の発明の電源電位に接続している。第3の発明では、 ソースが第1の電源電位(例えば、VCC等)に、ドレ インが負荷接続用の出力端子にそれぞれ接続された第1 チャンネル型(例えば、P型等)の第1の出力用MOS トランジスタと、ソースが第2の電源電位(例えば、V SS等)に、ドレインが前記出力端子にそれぞれ接続さ れた第2チャンネル型(例えば、N型等)の第2の出力 用MOSトランジスタとを有する出力回路を備え、内部 の信号に基づき前記第1及び第2の出力用MOSトラン ジスタの各ゲートを制御してその内部の信号に対応する 出力信号を前記出力端子へ出力する半導体集積回路にお いて、第1チャンネル型の第1の制御用MOSトランジ スタと第2チャンネル型の第2の制御用MOSトランジ スタとを設けている。ここで、第1の制御用MOSトラ ンジスタは、ソースが前記第1の電源電位に、ドレイン が前記第1の出力用MOSトランジスタのゲートに、ゲ ートが前記出力端子にそれぞれ接続されている。また、 第2の制御用MOSトランジスタは、ソースが前記第2 の電源電位に、ドレインが前記第2の出力用MOSトラ ンジスタのゲートに、ゲートが前記出力端子にそれぞれ 接続されている。 第4の発明では、第3の発明の第1の 制御用MOSトランジスタのソースを、ドレインとゲー トが共通接続された第1チャンネル型の第1のクランプ 用MOSトランジスタを介して、第3の発明の第1の電 源電位に接続している。さらに、第3の発明の第2の制 御用MOSトランジスタのソースを、ドレインとゲート が共通接続された第2チャンネル型の第2のクランプ用 MOSトランジスタを介して、第3の発明の第2の電源 電位に接続している。

[0005]

【作用】第1の発明によれば、以上のように出力回路を 有する半導体集積回路を構成したので、出力端子の電圧 によって制御用MOSトランジスタがゲート制御され、 外部の負荷を駆動する出力用MOSトランジスタのゲー トにかかる信号電圧がフィードバック制御される。これ により、出力用MOSトランジスタのスイッチングの開 始時のみ、該MOSトランジスタの抵抗値が大きくな り、過渡的に流れる大電流が制限される。第2の発明に よれば、出力用MOSトランジスタをオンさせる時、該 出力用MOSトランジスタのゲート電圧が、例えばクラ ンプ用MOSトランジスタのスレショールド電圧以下に ならないように該クランプ用MOSトランジスタでクラ ンプされる。第3の発明によれば、出力端子の電圧によ って第1及び第2の制御用MOSトランジスタのゲート 制御が行われ、外部の負荷を駆動する第1及び第2の出 力用MOSトランジスタのゲートにかかる信号電圧が、 フィードバックされる。これにより、第1及び第2の出 50 力用MOSトランジスタのスイッチングの開始時にのみ 該トランジスタの抵抗値が大きくなり、過渡的に流れる 大電流が制限される。第4の発明によれば、第1,第2 の出力用MOSトランジスタがオンする時、それらのM OSトランジスタのゲート電圧が、例えば第1,第2の クランプ用MOSトランジスタのスレショールド電圧以 下にならないように該第1,第2のクランプ用MOSト ランジスタでクランプされる。従って、前記課題を解決 できるのである。

[0006]

【実施例】

第1の実施例

図1は、本発明の第1の実施例を示すMOS型半導体集 積回路内に設けられる出力回路の回路図である。この出 力回路は、半導体集積回路内部の信号を外部に伝達する 回路であり、その内部の信号を入力する入力端子Xを有 し、それには出力用トランジスタのゲートを駆動するた めの信号入力用ドライバ30が接続されている。ドライ バ30は、入力端子Xの信号を反転する2個のインバー タ31.32で構成されている。インバータ31.32 の出力側ノードN31,N32には、外部の負荷を駆動 するための出力用のPMOS41のゲート及びNMOS ·42のゲートがそれぞれ接続されている。PMOS41 のソースは電源電位VCCに接続され、さらにそのドレ インが外部負荷接続用の出力端子Yに接続されている。 このPMOS41は、電源電位VCC側から出力端子Y へ流出電流ーiを流すトランジスタである。出力端子Y にはNMOS42のドレインが接続され、そのNMOS 42のソースが接地電位VSSに接続されている。この NMOS42は、出力端子Yから接地電位VSS側へ流 入電流iを流すトランジスタである。ノードN31に は、PMOS41のゲート電位を制御する制御用のPM OS51のドレインが接続され、そのPMOS51のゲ ートが出力端子Yに接続されている。PMOS51のソ ースには、クランプ用のPMOS52のドレイン及びゲ ートが接続され、そのPMOS52のソースが電源電位 VCCに接続されている。また、ノードN32には、N-MOS42のゲート電位を制御する制御用のNMOS6 1のドレインが接続され、そのNMOS61のゲートが 出力端子Yに接続されている。NMOS61のソースに は、クランプ用のNMOS62のドレイン及びゲートが 接続され、そのNMOS62のソースが接地電位VSS に接続されている.

【0007】図4は図1に示す出力回路の電圧電流波形図であり、この図を参照しつつ図1の出力回路の動作(1),(2),(3)を説明する。

(1) 入力端子Xに"H"レベルが伝達されている場 合

入力端子Xに "H" レベルが入力されると、それがインバータ31,32で反転されてそれらの出力側ノードN31,N32が "L" レベルとなる。ノードN31,N

32が "L" レベルになると、PMOS41がオン、NMOS42がオフし、該PMOS41を通して電源電位 VCC側から出力端子Yへ流出電流ーiが流れ、該出力端子Yが"H"レベルになる。

6

(2) 入力端子Xの電位が "H" レベルから "L" レベルに変化する場合

入力端子Xの電位が"H"レベルから"L"レベルに変 化する時、インバータ31の出力側ノードN31の動作 をみると、次のようになる。即ち、ゲートが出力端子Y 10 に接続されたPMOS51はオフしている。そして、P MOS51,52の影響を受けずに、ノードN31を駆 動しているインバータ31により、即 "L" レベルから "H" レベルになる。そのため、出力を駆動するPMO S41は、直ちにオフになる。一方、インバータ32の 出力側ノードN32の動作をみると、該ノードN32を 駆動しているインバータ32により、"L"レベルから "H" レベルに立上がろうとする。しかし、この変化の 初期では出力端子Yのレベルがまだ "H" レベルのた め、NMOS61がオンしており、NMOS62のスレ ショールド電圧VtNで一時クランプされる。負荷を駆動 するNMOS42は弱くオンし、急激な電流(i)の流 入が抑えられる。ところが、負荷を駆動するNMOS4 2はオンしているので、出力端子Yの電圧レベルが徐々 に下がってくる。出力端子Yの電圧が下がってくると、 NMOS61のゲート電圧が下がってくることになり、 該NMOS61のオン抵抗が上がることになる。 そのた め、ノードN32の電位は該ノードN32を駆動してい るインバータ32により、 "H" レベルに引上げられて 徐々に上がってくる。すると、NMOS42のオン抵抗 がますます下がり、出力端子Yの電圧が接地電位VSS に近づいていく。その後、出力端子Yの電圧が接地電位 VSSになれば、NMOS61が完全にオフし、ノード N32の電位が完全に"H"レベルになる。従って、負 荷を駆動するNMOS42が完全にオン状態になり、低 抵抗で負荷を駆動できることになる。

【0008】(3) 入力端子Xが "L" レベルから "H" レベルに変化する場合

入力端子Xが"L"レベルから"H"レベルに変化する時は、前記(2)と全く逆の動作となる。即ち、ノードN32の動作をみると、ゲートが出力端子Yに接続されているNMOS61がオフしている。そして、NMOS61、62の影響を受けずに、ノードN32を駆動しているインバータ32により、即"H"レベルから"L"レベルになる。そのため、負荷を駆動するNMOS42が直ちにオフ状態になる。一方、インバータ31の出力側ノードN31の動作をみると、該ノードN31を駆動しているインバータ31により、"H"レベルから"L"レベルに下がろうとする。しかし、その変化の初期では、出力端子Yのレベルがまだ"L"レベルのため、PMOS51がオンしており、PMOS52のスレ

ショールド電圧Vipで一時クランプされる。負荷を駆動 するPMOS41は弱くオンし、急激な電流(一i)の 流出が抑えられる。ところが、負荷を駆動するPMOS 41はオンしているので、出力端子Yの電圧レベルが徐 々に上がってくる。出力端子Yの電圧が上がってくる と、PMOS51のゲート電圧が上がってくることにな り、該PMOS51のオン抵抗が上がることになる。そ のため、ノードN31の電位は該ノードN31を駆動し ているインバータ31により、"L"レベルに引下げら れて徐々に下がってくる。PMOS41のオン抵抗がま 10 地電位VSSに近づいていく。出力端子Yの電圧が接地 すます下がり、出力端子Yの電圧が電源電位VCCに近 づいていく。出力端子Yの電圧が電源電位VCCになれ ば、PMOS51が完全にオフし、ノードN31の電位 は完全に"L"レベルになる。従って、負荷を駆動する PMOS41が完全にオン状態になり、低抵抗で負荷を 駆動できることになる。以上のように、この第1の実施 例では、外部の負荷を駆動するPMOS41及びNMO S42のゲートにかかる信号電圧を、PMOS51,5 2及びNMOS61,62によって出力端子Yの電圧を フィードバックすることで制御するようにしている。そ 20 のため、直流安定時の電流駆動能力を損なうことなく、 負荷を駆動するNMOS41及びPMOS42の抵抗値 をそのスイッチングの開始時のみ大きくできるので、過 渡的に流れる大電流を制限し、この電流によるノイズを 低減できる利点がある。

【0009】第2の実施例

図5は、本発明の第2の実施例を示すMOS型半導体集 積回路内に設けられる出力回路の回路図であり、第1の 実施例を示す図1中の要素と共通の要素には共通の符号 が付されている。この出力回路は、第1の実施例のイン バータ32、及びPMOS42,61,62のみで構成 されている点が該第1の実施例の出力回路と異なってい る。この構成では通常、外部の出力端子Yが、例えば図 示しないプルアップ抵抗で高電位に吊上げられる。以 下、この出力回路の動作(1),(2),(3)を説明 する。

(1) 入力端子Xに"H"レベルの信号が伝達されて いる場合

入力端子Xに"H"レベルの信号が入力されると、それ がインバータ32で反転されて該インバータ32の出力 側ノードN32が "L" レベルとなり、出力用NMOS 42がオフする。そのため、出力端子Yは、図示しない プルアップ抵抗を介して "H" レベルとなる。

(2) 入力端子Xが "H" レベルから "L" レベルに 変化する場合

入力端子Xが "H" レベルから "L" レベルに変化する と、インバータ32の出力側ノードN32の電位が、完 全な "L" レベル、即ちVSSレベルから "H" レベル に上がろうとする。しかし、その変化の初期では出力端 子Yのレベルがまだ "H" レベルのため、NMOS42 50

がオンしており、NMOS62のスレショールド電圧V tNで一時クランプされる。ところが、負荷を駆動するN MOS42はオンしているので、出力端子Yの電圧レベ ルが徐々に下がってくる。出力端子Yの電圧が下がって くると、NMOS61のゲート電圧が下がることにな り、該NMOS61のオン抵抗が上がることになる。そ のため、ノードN32の電位はインバータ32の "H" レベルに引上げられ、徐々に上がってくる。 NMOS4 2のオン抵抗がますます下がり、出力端子Yの電圧は接 電位VSSになれば、NMOS61は完全にオフし、ノ ードN32の電位が完全に "H" レベルになる。 従っ て、負荷を駆動するNMOS42は完全にオン状態にな り、低抵抗で負荷を駆動できることになる。

8

【0010】(3) 入力端子Xが"L"レベルから "H" レベルに変化する場合

入力端子Xが "L" レベルから "H" レベルに変化する と、ノードN32の電位は "H" レベルから "L" レベ ルに変化する。しかしこの時、出力端子Yの電位がVS Sレベルであるため、NMOS61がオフしている。そ のため、NMOS61,62の影響はなく、ノードN3 2の電位が即 "L" レベルに落ちる。ノードN32の電 位が "L" レベルに落ちると、負荷を駆動するNMOS 42は直ちにオフし、出力端子Yをハイインピーダンス にする。出力端子Yが図示しないアルアップ抵抗で高電 位に吊上げられている場合、該出力端子Yは直ちに

"H" レベルとなる。以上のように、この第2の実施例 では、外部の負荷を駆動するNMOS42のゲートにか かる信号電圧を、NMOS61、62によって出力端子 Yの電圧をフィードバックすることで制御するようにし たので、第1の実施例と同様に、直流安定時の電流駆動 能力を損なうことなく、負荷を駆動するNMOS42の 抵抗値をそのスイッチングの開始時のみ大きくできるの で、過渡的に流れる大電流を制限し、この電流によるノ イズを低減できる利点がある。しかも、この出力回路で は、第1の実施例の出力回路よりも素子数が少ないの で、回路構成が簡単になるという利点もある。

【0011】第3の実施例

図6は、本発明の第3の実施例を示すMOS型半導体集 積回路内に設けられる出力回路の回路図であり、第1の 実施例を示す図1中の要素と共通の要素には共通の符号 が付されている。この出力回路は、第1の実施例のイン バータ31、及びPMOS41,51,52のみで構成 されている点が該第1の実施例の出力回路と異なってい る.通常、外部の出力端子Yは、図示しないプルダウン 抵抗で接地電位VSSに吊下げられる。この出力回路で は、第2の実施例のNMOS42, 61, 62をPMO S41、51、52に置換えた回路構成となっているの で、その動作が該第2の実施例と相補的である。以下、 この第3の実施例の動作(1),(2),(3)を説明 する。

(1) 入力端子Xに"L"レベルの信号が伝達されている場合

入力端子Xに "L" レベルの信号が伝達されている場合、インバータ31の出力側ノードN31が "H" レベルとなり、PMOS41がオフしている。そのため、出力端子Yは、図示しないプルダウン抵抗によって "L" レベルとなる。

(2) 入力端子Xが "L" レベルから "H" レベルに 変化する場合

入力端子Xが "L" レベルから "H" レベルに変化する と、インバータ31の出力側ノードN31の電位が完全 な "H" レベル、即ち "H" レベルからVSSレベルに 下がろうとする。しかし、その変化の初期では、出力端 子Yのレベルがまだ "L" レベルのため、PMOS51 がオンしており、PMOS52のスレショールド電圧V tPで一時クランプされる。負荷を駆動するPMOS41 は弱くオンし、急激な電流の流入が抑えられる。ところ が、負荷を駆動するPMOS41はオンしているので、 出力端子Yの電圧レベルが徐々に上がってくる。出力端 子Yの電圧が上がってくると、PMOS51のゲート電 圧が上がることになり、該PMOS51のオン抵抗が上 がることになる。そのため、ノードN31の電位はイン バータ31の "L" レベルに引下げられ、徐々に下がっ てくる。PMOS41のオン抵抗がますます下がり、出 力端子Yの電圧は電源電位VCCに近づいていく。出力 端子Yの電圧が電源電位VCCになれば、PMOS51 は完全にオフし、ノードN31の電位が完全に "L" レ ベルになる。従って、負荷を駆動するPMOS41が完 全にオン状態になり、低抵抗で負荷を駆動できることに 30 なる。

【0012】(3) 入力端子Xが "H" レベルから "L" レベルに変化する場合

入力端子Xが "H" レベルから "L" レベルに変化する と、インバータ31の出力側ノードN31の電位は "L"レベルから "H"レベルに変化する。しかし、こ の時は出力端子Yの電位がVCCレベルであるため、P MOS51がオフしている。そのため、PMOS51。 52の影響はなく、ノードN31の電位が即 "H" レベ ルになる。これにより、負荷を駆動するPMOS41は 40 直ちにオフし、出力端子Yをハイインピーダンスにす る。出力端子Yが図示しないアルダウン抵抗で接地電位 VSSに吊下げられている場合、直ちに"L"レベルと なる。以上のように、この第3の実施例では、外部の負 荷を駆動するPMOS41のゲートにかかる信号電圧 を、PMOS51,52によって出力端子Yの電圧をフ ィードバックすることで制御するようにしたので、第2 の実施例と同様に、直流安定時の電流駆動能力を損なう ことなく、過渡的に流れる大電流を制限してノイズを低 減でき、その上、素子数が少ないので、回路構成を簡単 50

化できるという利点がある。

【0013】なお、本発明は上記実施例に限定されず、 種々の変形が可能である。その変形例としては、例えば 次のようなものがある。

10

- (a) 図1のドライバ30は、NANDゲート、NO Rゲート等の論理ゲート、あるいはその他のドライバ手段で構成してもよい。同様に、図5及び図6のインバータ31、32を論理ゲート等の他のドライバ手段で構成してもよい。
- 10 (b) 図1及び図6の出力回路において、PMOS5 2は、負荷を駆動するPMOS41をオンさせる時にノードN31の電圧を該PMOS52のスレショールド電圧VtP以下にならないようにクランプするためのものである。そのため、インバータ31等のドライバ手段の出力オン抵抗とPMOS51のオン抵抗の比率を適切に設定すれば、PMOS52は必ずしも必要ない。PMOS52を省略した場合、回路構成をより簡単化できる。
 - (c) 図1及び図5の出力回路において、NMOS62は負荷を駆動するNMOS42をオンさせる時にノードN32の電圧を該NMOS62のスレショールド電圧Vtn以下にならないようにクランプするためのものである。そのため、インバータ32等のドライバ手段の出力オン抵抗とNMOS61のオン抵抗の比率を適切に設定すれば、NMOS62は必ずしも必要ない。NMOS62を省略した場合、回路構成をより簡単化できる。
 - (d) 図1、図5及び図6の出力回路において、PMOSをNMOSに、NMOSをPMOSに代え、それに応じて電源電位VCCを接地電位VSSに、接地電位VSSを電源電位VCCに代える等しても、上記実施例とほぼ同様の作用、効果が得られる。また、接地電位VSSを含む電源電位VCCを、他の一定電位に置換える等してもよい。例えば、図1及び図6の電源電位VCCを接地電位VSSに置換え、接地電位VSSを負の電位に置換えてもよい。同様に、図5の出力回路において、接地電位VSSを負の電位に置換えてもよい。
 - (e) 上記実施例ではMOS型半導体集積回路について説明したが、半導体集積回路の内部をバイポーラトランジスタや、あるいはバイポーラトランジスタと相補型MOSトランジスタ(CMOS)を組合せたBiCMOS等といった他のトランジスタ構成にしてもよい。【0014】

【発明の効果】以上詳細に説明したように、第1の発明によれば、外部の負荷を駆動する出力用MOSトランジスタのゲートにかかる信号電圧を、制御用MOSトランジスタによって出力端子の電圧をフィードバックすることで制御するようにしたので、直流安定時の電流駆動能力を損なうことなく、該出力用MOSトランジスタの抵抗値をそのスイッチングの開始時にのみ大きくできる。そのため、過渡的に流れる大電流を制限し、この電流によるノイズを低減できる。第2の発明によれば、出力用

MOSトランジスタがオンする時に該出力用MOSトラ ンジスタのゲート電圧をクランプ用MOSトランジスタ でクランプするようにしたので、制御用MOSトランジ スタを用いた出力端子の電圧の的確なフィードバック制 御が行える。第3の発明によれば、外部の負荷を駆動す る第1、第2の出力用MOSトランジスタのゲートにか かる信号電圧を、第1,第2の制御用MOSトランジス タによって出力端子の電圧をフィードバックすることで 制御するようにしたので、第1の発明と同様に、直流安 定時の電流駆動能力を損なうことなく、該第1,第2の 出力用MOSトランジスタの抵抗値をそのスイッチング の開始時にのみ大きくできる。そのため、第1,第2の 出力用MOSトランジスタに過渡的に流れる大電流を制 限し、この電流によるノイズを低減できる。第4の発明 によれば、第1,第2のクランプ用MOSトランジスタ を設けたので、第1,第2の出力用MOSトランジスタ をオンさせる時にそのゲート電圧を該第1,第2のクラ ンプ用MOSトランジスタでクランプできる。そのた め、第1,第2の制御用MOSトランジスタを用いた出 力端子の電圧の的確なフィードバック制御が行える。

【図面の簡単な説明】 【図1】本発明の第1の実施例を示す半導体集積回路内 12

に設けられる出力回路の回路図である。

【図2】従来の半導体集積回路内に設けられる出力回路の回路図である。

【図3】図2の電圧電流波形図である。

【図4】図1の電圧電流波形図である。


【図5】本発明の第2の実施例を示す半導体集積回路内 に設けられる出力回路の回路図である。

【図6】本発明の第3の実施例を示す半導体集積回路内 に設けられる出力回路の回路図である。


0 【符号の説明】

	30	ドライバ
	31, 32	インバータ
	4 1	出力用PMOS
	42	出力用NMOS
	51	制御用PMOS
	52	クランプ用PMOS
	61	制御用NMOS
	62	クランプ用NMOS
	vcc	電源電位
20	VSS	接地電位
	Χ .	入力端子
	Y	出力端子

【図1】



第1の実施界の出力回路



【図2】

従来の出力回路





図2の電圧電流波形

【図6】



第3の実施例の出力回路

